Codici di superficie cuciti: concatenazione planare attraverso corridoi GHZ

Abstract degli autori

Presentiamo un’architettura per memoria quantistica tollerante ai guasti che concatena quattro patch di codice di superficie ruotato di distanza t con il codice esterno [[4,2,2]], codificando due qubit logici con distanza di codice d = 2t in un ingombro fisico di N < 2(2t+1)^2 qubit su un reticolo quadrato con connettività a primi vicini. I generatori degli stabilizzatori del codice esterno XXXX e ZZZZ, ciascuno di peso fisico 4t, vengono misurati in situ mediante ancille GHZ (Greenberger-Horne-Zeilinger) verificate, distribuite in stretti corridoi tra patch adiacenti, senza ricorrere alla lattice surgery né a gate a lunga distanza. I gadget del codice esterno introducono meccanismi di guasto a iperarco, ma per costruzione ciascuno si scompone in componenti di tipo grafo, perciò l’intera sindrome viene decodificata con un’unica passata di matching perfetto a peso minimo. Le simulazioni a livello di circuito mostrano tassi di errore logico che scalano come p^t, in linea con una protezione di distanza 2t. Infine, implementiamo sperimentalmente la costruzione su un processore superconduttivo Willow da 105 qubit, nelle basi di memoria ZZ e XX. Con il decoder di matching correlato, aumentare la distanza del codice da d = 4 a d = 6 riduce il tasso di errore logico del blocco di un fattore 1,52. La costruzione offre quindi un banco di prova a breve termine per architetture concatenate che vanno oltre il codice di superficie standard.