Controllo accurato dell’intercapedine in circuiti quantistici superconduttori integrati in 3D mediante un’architettura asimmetrica in indio e bonding flip-chip multiangolare

Abstract degli autori

L’integrazione 3D flip-chip è una tecnologia chiave per superare i vincoli di instradamento e layout dei processori quantistici superconduttori planari, ma richiede un controllo accurato e uniforme della distanza tra i chip, preservando al contempo la coerenza dei qubit. Nei processi convenzionali, spessi bump in indio vengono depositati simmetricamente su entrambi i chip, mentre si introducono distanziatori dedicati per limitare l’inclinazione residua. Qui presentiamo un processo di bonding flip-chip basato su un’architettura asimmetrica in indio, che combina bump in indio spessi $20\,μ\mathrm{m}$ sul chip di controllo con pad in indio sottili $200\,\mathrm{nm}$ sul chip dei qubit. Mediante misure elettriche e a microonde, dimostriamo la bassa resistenza e le basse perdite delle interconnessioni in indio e mostriamo che i qubit transmon integrati con questo processo raggiungono tempi di rilassamento e di coerenza rispettivamente pari a $T_1=(159\pm14)\,μ\mathrm{s}$ e $T_{\mathrm{2,echo}}=(294\pm42)\,μ\mathrm{s}$, comparabili a quelli dei dispositivi planari. In combinazione con una procedura di compressione multiangolare che sopprime l’inclinazione sistematica, questo approccio riduce l’inclinazione media dopo il bonding a $(20\pm12)\,μ\mathrm{rad}$. Questi risultati dimostrano che un’architettura asimmetrica in indio combinata con una compressione multiangolare costituisce una soluzione robusta che preserva la coerenza, verso processori quantistici superconduttori integrati in 3D.