Python davanti, festa in Backline: compilare carichi di lavoro quantistici su CPU, GPU e FPGA

Abstract degli autori

Il passaggio dalla ricerca e sviluppo nel campo quantistico all’esecuzione di carichi di lavoro quantistici, tollerante ai guasti e pronta per la produzione, resta una delle sfide più significative per chi sviluppa piattaforme quantistiche. Se da un lato i framework Python hanno reso accessibile la progettazione di algoritmi quantistici, dall’altro i requisiti di bassa latenza della correzione degli errori quantistici in tempo reale (QEC) richiedono prestazioni che i tradizionali ambienti interpretati non sono in grado di offrire. FPGA e ASIC svolgono un ruolo centrale a questi livelli, ma i loro modelli di programmazione specializzati rendono lo sviluppo rigido e dispendioso in termini di tempo. CPU, GPU e altri acceleratori pongono una sfida diversa: con un’infrastruttura sempre più eterogenea, programmare su dispositivi diversi e sulle relative astrazioni diventa più complesso. Consentire ai ricercatori di scrivere carichi di lavoro in linguaggi di alto livello, traducendoli in esecuzioni a bassa latenza su diverse piattaforme di destinazione distribuite, permetterà di sviluppare infrastrutture essenziali per sistemi quantistici su scala industriale. A questo scopo presentiamo $\textit{Backline}$, un framework di compilazione eterogenea e runtime sviluppato all’interno di PennyLane e Catalyst. Backline ci consente di progettare e realizzare carichi di lavoro quantistico-classici per dispositivi ad alte prestazioni e a bassa latenza, con compilazione direttamente da un’interfaccia Python tramite MLIR. Dimostriamo la compilazione e l’esecuzione di diversi carichi di lavoro quantistici, con trasferimento di dati a bassa latenza su una combinazione di CPU, GPU e FPGA, sia su hardware locale sia su hardware remoto distribuito, il tutto da un frontend Python indipendente dal fornitore. Con una scheda FPGA AMD VPK120 come controller, che invia ogni round dal proprio motore di handshake hardware, abbiamo misurato latenze mediane di andata e ritorno a regime tramite RoCE v2 pari a $2.305~μ$s verso una CPU AMD Ryzen Threadripper PRO e a $4.5~μ$s verso una GPU AMD Instinct MI210, su $10^6-1$ round per percorso, dimostrando una co-elaborazione sincrona su scala dei microsecondi.