Ricerca
Progettare l’esecuzione delle istruzioni per una computazione quantistica tollerante ai guasti e scalabile
Scalare la computazione quantistica tollerante ai guasti (FTQC) richiede di coordinare continuamente milioni di operazioni all’interno di uno stack di controllo classico-quantistico strettamente integ

- arXiv
- 2610.17058
- Pubblicato
- 2026-10-12
- Autori
- Dmitry Filippov, Justin Hogaboam, Mathias Soeken, Raghu Gatta, Prakash Murali, Matthias Troyer
Abstract degli autori
Scalare la computazione quantistica tollerante ai guasti (FTQC) richiede di coordinare continuamente milioni di operazioni all’interno di uno stack di controllo classico-quantistico strettamente integrato. Una sfida cruciale in questo coordinamento consiste nel determinare il confine ottimale tra hardware e software, ossia l’architettura del set di istruzioni quantistiche (QISA). Ci concentriamo sulle piattaforme di qubit criogeniche a connettività fissa, come quelle basate su qubit superconduttori e qubit topologici di Majorana. Per queste piattaforme, le scelte QISA esistenti operano a un livello troppo basso, superando su larga scala i budget termici criogenici, oppure a un livello troppo alto, imponendo al motore di controllo una complessità irrealizzabile. Per analizzare questi compromessi, introduciamo la gerarchia di set di istruzioni ARIES, che suddivide le QISA in distinti livelli di astrazione. Per valutare sistematicamente questi livelli, sviluppiamo un flusso di valutazione end-to-end che include un driver classico accurato al ciclo e un simulatore del motore hardware. Utilizzando otto applicazioni quantistiche su piattaforme con qubit superconduttori e topologici, misuriamo la larghezza di banda delle istruzioni, la dissipazione di potenza dei ricetrasmettitori e i costi di elaborazione delle misure. Dimostriamo che, mentre le astrazioni a livello fisico superano di diversi ordini di grandezza i limiti termici dei frigoriferi a diluizione, quelle a livello canonico sottostimano notevolmente la congestione del routing hardware e i tempi di esecuzione. La nostra QISA di livello 4 (operazioni logiche locali) offre un equilibrio architetturale ottimale. Man mano che le piattaforme hardware quantistiche cresceranno verso la FTQC nei prossimi anni, i nostri risultati forniranno indicazioni architetturali concrete per progettare i relativi stack di controllo classici e le interfacce di istruzioni.
Il riassunto di questo paper è disponibile solo in inglese: leggilo nella pagina inglese.
Leggi il paper originale su arXiv