The Signal
L’architettura dinamica di Wang et al. riduce di 75,5 volte il tempo di compilazione per la lattice surgery
Un compilatore per la lattice surgery rialloca lo spazio di instradamento durante l’esecuzione di un circuito quantistico, ottenendo un volume spazio-temporale inferiore e una compilazione più rapida rispetto a DasCot. La valutazione presen
Quantum.world Team · Scritto con l’IA · verificato ·
«Nei nostri benchmark applicativi, il nostro metodo riduce il volume spazio-temporale del 55,6% in media geometrica e compila 75,5 volte più velocemente della configurazione di DasCot valutata.»
Scrivono Hanyu Wang, Wan-Hsuan Lin, Zihan Chen, Eddy Z. Zhang e Jason Cong, autori dell’articolo
Perché le corsie di instradamento fisse lasciano spazio inutilizzato
Un articolo presentato su arXiv il 22 ottobre descrive un compilatore per la lattice surgery che rialloca lo spazio di instradamento durante l’esecuzione di un circuito quantistico con correzione degli errori. Il lavoro, “Demand-Driven Routing Space for Lattice-Surgery Compilation,” abbina un modello di architettura dinamica a un compilatore che coordina il posizionamento dei qubit, la pianificazione dei gate e i percorsi. Il compromesso centrale è semplice: riservare meno spazio fisico a percorsi di cui il circuito non ha bisogno in quel momento, tenendo conto del tempo necessario per spostare i qubit quando la disposizione cambia.
Nella computazione basata sul codice di superficie, i qubit logici occupano regioni di qubit fisici, rappresentate nel compilatore come tessere. La lattice surgery esegue le interazioni logiche unendo e separando regioni adiacenti, perciò i qubit distanti richiedono tessere intermedie per i percorsi. Le disposizioni statiche riservano corsie in anticipo per ridurre i conflitti, ma gli autori affermano che, nei loro benchmark applicativi, durante un passo di esecuzione medio soltanto dal 5% al 27% delle tessere libere è attraversato da percorsi.
Una planimetria virtuale fissa, distanze fisiche variabili
Il metodo mantiene fissi l’assegnazione e l’orientamento di ciascun qubit, nonché il suo ordine relativo per righe e colonne, ma modifica la distanza tra righe e colonne nelle diverse fasi dell’esecuzione. Questi intervalli forniscono corsie di instradamento; restringerli o spostarli consente al compilatore di far rientrare i percorsi di una fase in una disposizione fisica più piccola. Il passaggio da una fase all’altra aggiunge un tempo di spostamento previsto dal modello, quindi una disposizione compatta non è automaticamente più veloce.
Il compilatore forma le fasi mentre instrada i percorsi, poi compatta ciascuna fase in base alle coordinate richieste dai suoi percorsi. Sceglie la forma della planimetria in funzione delle esigenze del circuito, assegna le capacità delle corsie e usa euristiche di posizionamento e instradamento che tengono conto delle contese. Poiché i percorsi usati nello stesso passo non possono condividere tessere, alcuni potrebbero dover attendere; secondo gli autori, il loro approccio può richiedere complessivamente più passi di esecuzione e ridurre comunque il prodotto tra l’area del chip e il numero totale di passi.
Che cosa misura il confronto da 75,5 volte
La valutazione comprende 60 circuiti appartenenti alle famiglie dell’aritmetica, della trasformata quantistica di Fourier e della stima di fase, di QAOA, degli oracoli e ad altre famiglie, inclusi otto circuiti casuali per prove di stress. Il confronto dei tempi di compilazione usa 30 circuiti applicativi che DasCot riesce a completare entro un’ora; gli autori escludono i circuiti molto piccoli perché i loro tempi sono più sensibili al rumore di misurazione. Tutti i compilatori sono eseguiti su nodi di calcolo AMD EPYC 9654, assegnando un thread della CPU a ogni compilazione.
Rispetto a DasCot, l’articolo riporta una riduzione del 55,6% del volume spazio-temporale in media geometrica e una velocità di compilazione 75,5 volte superiore in media geometrica. Gli autori riportano inoltre una velocità di compilazione 2.240 volte superiore rispetto a TopoLS, precisando però che TopoLS e il loro metodo usano modelli di costo del volume diversi. Secondo la misura dell’utilizzo dello spazio di instradamento adottata dagli autori, la media geometrica sale dal 9,5% di DasCot al 28,0% del loro compilatore.
I tempi di compilazione più rapidi derivano da euristiche con limiti prestabiliti, non da una ricerca esaustiva della disposizione migliore. Il compilatore usa il simulated annealing per il posizionamento, assegna a ogni interazione un percorso candidato deterministico e prevede una sola planimetria, invece di compilare ripetutamente molte configurazioni. In una ricerca separata su 48 circuiti applicativi, la selezione esaustiva della forma della disposizione e delle capacità delle corsie ha prodotto volumi inferiori del 12,4% in media geometrica rispetto all’euristica; questo confronto mantiene fissi gli algoritmi di posizionamento e instradamento e non è una ricerca tra tutte le possibili progettazioni del compilatore.
Gli spostamenti e i costi esclusi limitano la portata del risultato
I risultati riguardano un compilatore e un modello di architettura, non una dimostrazione hardware. Il modello attribuisce alla transizione un passo di esecuzione per ogni tessera di spostamento massimo dei qubit, sulla base di uno schema di spostamento walking-surface-code; l’articolo definisce ottimistica questa stima. Il suo modello di costo a livello delle regioni dei qubit non attribuisce inoltre alcun costo di instradamento o di esecuzione ai gate Clifford a singolo qubit, lasciando la loro implementazione fisica e i costi aggiuntivi della gestione dei frame fuori dal calcolo del volume.
Queste ipotesi sono importanti perché la metrica principale combina l’area in tessere con i passi di esecuzione, compresi gli spostamenti previsti dal modello. Il confronto presentato nell’articolo mostra quindi come si comportano le disposizioni basate sulle esigenze del circuito nell’ambito del modello e dell’insieme di benchmark dichiarati, anziché dimostrare una riduzione del numero di qubit o del tempo di esecuzione a livello hardware. Il risultato concreto è un vantaggio medio di 75,5 volte nel tempo di compilazione rispetto a DasCot sull’insieme selezionato di 30 circuiti usato per misurare i tempi, insieme a una riduzione media del volume del 55,6% nei benchmark applicativi.