The Signal
SEEQC segnala miglioramenti del 50% nella correzione degli errori quantistici con uno stack di decodifica simulato
SEEQC afferma che, in una simulazione, un’architettura che combina il suo pre-decoder basato su chip con NVIDIA Ising ha ridotto la latenza di decodifica e migliorato le prestazioni relative agli errori logici di circa il 50% rispetto all’u
Quantum.world Team · Scritto con l’IA · verificato ·
Il 22 ottobre SEEQC ha dichiarato che, in una simulazione, uno stack per processori quantistici che combina il suo pre-decoder basato su chip con il decoder Ising di NVIDIA ha ridotto la latenza di decodifica e migliorato le prestazioni relative agli errori logici di circa il 50%. Il confronto era con NVIDIA Ising impiegato da solo come pre-decoder. Il risultato proviene da una simulazione, non da una dimostrazione su un processore quantistico in funzione.
Un pre-decoder basato su chip funziona come backend per Ising
Nell’architettura simulata, il pre-decoder basato su chip di SEEQC è stato integrato come backend per NVIDIA Ising Decoding. SEEQC Digital Link e NVIDIA NVQLink forniscono l’infrastruttura per la comunicazione tra l’elaborazione quantistica e il calcolo accelerato da GPU, ha dichiarato l’azienda.
L’annuncio descrive un processore e uno stack di sistema simulati, progettati per incorporare una latenza di decodifica realistica su larga scala. Non identifica l’hardware del processore quantistico usato nella simulazione, non specifica un codice o un modello di rumore e non fornisce i valori assoluti della latenza e degli errori logici. Il comunicato non offre quindi ai lettori dettagli sufficienti per valutare autonomamente come la percentuale dichiarata si tradurrebbe per un particolare processore o regime operativo.
Il confronto è con Ising usato da solo
Secondo SEEQC, il miglioramento dichiarato riguarda due parametri: la latenza di decodifica e le prestazioni in termini di tasso di errore logico. Sam Stanwyck, direttore dei prodotti quantistici di NVIDIA, ha affermato che il pre-decoder basato su chip ha contribuito a ottenere «una decodifica più rapida e meno errori logici». Il comunicato non pubblica una tabella di benchmark né spiega il calcolo preciso alla base del dato di circa il 50%.
Il termine di paragone è importante: l’azienda non sostiene di aver ottenuto un miglioramento del 50% rispetto a ogni decoder o a ogni sistema di computazione quantistica. Riporta un miglioramento rispetto a NVIDIA Ising usato da solo come pre-decoder nello stack simulato. Il risultato, inoltre, non dimostra che il sistema completo richieda la metà dell’hardware, dell’energia o del tempo di funzionamento.
SEEQC considera la decodifica un problema di sistema
La correzione degli errori quantistici si affida a processori classici per interpretare i risultati delle misurazioni e determinare le correzioni. Man mano che un processore cresce, la quantità di informazioni da gestire può aumentare e i ritardi nella decodifica possono gravare sul ciclo di feedback. Secondo l’azienda, l’approccio di SEEQC colloca l’elaborazione specializzata più vicino al processore quantistico e invia meno informazioni alle risorse di calcolo classiche di livello superiore.
«La correzione degli errori quantistici è fondamentalmente una sfida di sistema, in cui latenza, trasferimento dei dati e prestazioni relative agli errori logici diventano sempre più cruciali man mano che i processori quantistici crescono», ha dichiarato Matt Hutchings, responsabile di prodotto di SEEQC.
Hutchings ha affermato che, nell’architettura a più stadi, l’azienda ha combinato il proprio pre-decoder digitale e Digital Link con NVQLink e NVIDIA Ising.
La prossima prova è l’integrazione chip-to-chip
SEEQC afferma che il prossimo passo sarà integrare i componenti del sistema di cui è stata data dimostrazione e lavorare all’integrazione chip-to-chip di un processore quantistico all’interno di un’infrastruttura avanzata di calcolo ad alte prestazioni. L’azienda afferma inoltre che valuterà altri modi per migliorare la correzione degli errori e i carichi di lavoro ibridi quantistico-classici.
Per ora, il risultato di circa il 50% è un confronto effettuato in simulazione e riportato dall’azienda rispetto a un unico termine di paragone dichiarato. Il comunicato descrive una possibile via per ridurre il sovraccarico della decodifica, ma servirebbero una dimostrazione su hardware e dati di benchmark più completi per mostrare se i miglioramenti si confermano su un processore fisico.